在Vivado中，是否需要编写复位（rst）信号取决于你的设计需求。以下是一些考虑因素：
1. 复位功能：如果你的设计中包含需要复位功能的模块，比如FIFO、状态机或任何需要从初始状态开始的操作的模块，那么通常需要编写复位信号。
2. 模块间同步：在多模块设计中，有时需要复位信号来确保所有模块同步到初始状态。
3. 时序要求：在某些时序敏感的应用中，复位信号有助于确保设计在所有情况下都能稳定运行。
4. 默认行为：有些模块可能具有默认行为，不需要复位也能正常工作，但这取决于具体的设计和模块。
以下是一些可能需要考虑的情况：
FPGA内部模块：Xilinx FPGA内部的一些模块（如乘法器、加法器等）可能不需要复位信号，因为它们没有复杂的逻辑状态。
自定义模块：对于你自定义的模块，如果它们有状态机或需要从特定状态开始的操作，那么编写复位信号是有意义的。
外部接口：如果设计中包含与外部设备接口的部分，可能需要复位信号来同步内部状态与外部信号。
是否编写复位信号取决于你的具体设计需求。在大多数情况下，如果你发现设计中需要同步或初始化模块，那么编写复位信号是有益的。在设计初期，考虑这些因素并做出决策，可以帮助你构建一个更可靠和稳定的设计。
